PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-058097

(43) Date of publication of application: 28.02.2003

(51)Int.Cl.

G09G 3/20 G02F 1/133 G09G 3/30 G09G 3/36 H01L 29/786 H03K 19/0175

(21)Application number: 2001-243984

(71)Applicant: SEMICONDUCTOR ENERGY LAB

CO LTD

(22)Date of filing:

10.08.2001


(72)Inventor: KIMURA HAJIME

(54) DISPLAY DEVICE AND DRIVING CIRCUIT THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To solve such a problem that the output amplitude has been attenuated by a threshold of a TFT when configuring a circuit of unipolar TFTs.

SOLUTION: A capacitance means 105 holds electric charges equal to the threshold value of a TFT 104, and when a signal is inputted, the gate electrode of a TFT 101 is applied with a sum of the potentials of the input signal and the threshold value held by the capacitance means 105. Therefore, a normal amplitude output can be obtained from an output terminal (Out) without occurrence of the amplitude attenuation in the TFT 101.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

拒絶引用S oy P /6 JZW O OD

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-58097

(P2003-58097A)

(43)公開日 平成15年2月28日(2003.2.28)

(51) Int.Cl.7		識別記号		F I			テーマコード(参考)	
G 0 9 G	3/20	624		G 0 9 G	3/20		624B	2H093
G 0 2 F	1/133	550		G 0 2 F	1/133		550	5 C O O 6
G 0 9 G	3/30			G 0 9 G	3/30		Z	5 C O 8 O
	3/36			•	3/36			5 F 1 1 0
H01L	29/786			H03K	19/00		101F	5 J O 5 6
			審査請求	未請求 請求	で項の数10	OL	(全 23 頁)	最終頁に続く

(21)出願番号 特顧2001-243984(P2001-243984)

(22) 出願日 平成13年8月10日(2001.8.10)

(71)出顧人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 木村 肇

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く

(54) 【発明の名称】 表示装置および表示装置の駆動回路

(57)【要約】

【課題】 単極性のTFTによって回路を構成する際、 TFTのしきい値によって出力振幅が減衰するという問題があった。

【解決手段】 容量手段105において、TFT104 のしきい値に等しい電荷を保持し、信号の入力があったとき、TFT101のゲート電極には、入力信号の電位に容量手段105に保持されているしきい値を加えた電位が与えられる。よって、TFT101における振幅減衰が生ずることなく、出力端子(Out)からは正常な振幅の出力を得ることが出来る。



【特許請求の範囲】

【請求項1】第1乃至第4のトランジスタと、容量手段 とを有する表示装置の駆動回路であって、

前記第1乃至第4のトランジスタはいずれも同一導電型 であり、

前記容量手段の第1の電極は、第1の信号入力端子と電 気的に接続され、第2の電極は前記第1のトランジスタ のゲート電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、第2の信号入 力端子と電気的に接続され、

前記第1のトランジスタの入力電極は、第1の電源と電 気的に接続され、出力電極は、信号出力端子と電気的に

前記第2のトランジスタの入力電極は、第2の電源と電 気的に接続され、出力電極は、前記信号出力端子と電気 的に接続され、

前記第3のトランジスタのゲート電極と出力電極とは、 いずれも前記信号出力端子と電気的に接続され、入力電 極は、前記容量手段の第2の電極と電気的に接続され、 前記第4のトランジスタのゲート電極と出力電極とは、 いずれも前記容量手段の第2の電極と電気的に接続さ れ、入力電極は、前記容量手段の第1の電極と電気的に 接続されていることを特徴とする表示装置の駆動回路。

【請求項2】第1乃至第4のトランジスタと、容量手段 とを有する表示装置の駆動回路であって、

前記第1乃至第4のトランジスタはいずれも同一導電型 であり、

前記容量手段の第1の電極は、第1の信号入力端子と電 気的に接続され、第2の電極は前記第1のトランジスタ のゲート電極と電気的に接続され、

前記第2のトランジスタのゲート電極は、第2の信号入 力端子と電気的に接続され、

前記第1のトランジスタの入力電極は、第1の電源と電 気的に接続され、出力電極は、信号出力端子と電気的に 接続され

前記第2のトランジスタの入力電極は、第2の電源と電 気的に接続され、出力電極は、前記信号出力端子と電気 的に接続され、

前記第3のトランジスタのゲート電極と出力電極とは、 極は、前記容量手段の第2の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記容量手段 の第2の電極と電気的に接続され、入力電極は、前記容 量手段の第1の電極と電気的に接続され、出力電極は、 前記信号出力端子と電気的に接続されていることを特徴 とする表示装置の駆動回路。

【請求項3】請求項1もしくは請求項2において、 前記容量手段は、前記第1の信号入力端子より入力さ れ、前記第1のトランジスタのゲート電極に入力される 機能を有することを特徴とする表示装置の駆動回路。

【請求項4】請求項1乃至請求項3のいずれか1項にお

前記導電型とは、Nチャネル型であることを特徴とする 表示装置の駆動回路。

【請求項5】請求項1乃至請求項3のいずれか1項にお

前記導電型とは、Pチャネル型であることを特徴とする 表示装置の駆動回路。

10 【請求項6】請求項1乃至請求項5のいずれか1項にお

前記容量手段は、前記第4のトランジスタのゲート電極 と入力電極との間の容量を用いてなる容量手段であるこ とを特徴とする表示装置の駆動回路。

【請求項7】請求項1乃至請求項5のいずれか1項にお いて

前記容量手段は、活性層材料、ゲート電極を形成する材 料、配線材料のうちいずれか2つと、前記2材料間の絶 縁層とを用いてなる容量手段であることを特徴とする表 20 示装置の駆動回路。

【請求項8】請求項1乃至請求項7のいずれか1項にお いて、

前記第2の信号入力端子に入力される信号は、前記第1 の信号入力端子に入力される信号に対し、極性が反転し た信号であることを特徴とする表示装置の駆動回路。

【請求項9】請求項1乃至請求項8のいずれか1項に記 載の表示装置の駆動回路を用いてなることを特徴とする 表示装置。

【請求項10】請求項9に記載の表示装置を有すること 30 を特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、表示装置およびそ の駆動回路に関する。なお本明細書中、表示装置とは、 画素に液晶素子を用いてなる液晶表示装置および、エレ クトロルミネッセンス(E L)素子を始めとした発光素子 を用いてなる発光装置を含むものとする。表示装置の駆 動回路とは、表示装置に配置された画素に映像信号を入 力し、映像の表示を行うための処理を行う回路を指し、 いずれも前記信号出力端子と電気的に接続され、入力電 40 シフトレジスタ回路、ラッチ回路、バッファ回路、レベ ルシフト回路等を始めとするパルス出動回路や、アンプ 等を始めとする増幅回路を含むものとする。

[0002]

【従来の技術】近年、ガラス基板等の絶縁体上に半導体 薄膜を形成した表示装置、特に薄膜トランジスタ(以 下、TFTと表記)を用いた電子回路が各分野で使用さ れている。特に、表示装置において使用されることが多 く、LCD(液晶ディスプレイ)を始めとするアクティブ マトリクス型表示装置は、多くの製品に利用され、普及 信号に、前記容量手段にて保持されている電圧を加える 50 している。TFTを使用したアクティブマトリクス型表

示装置は、マトリクス状に配置された数十万から数百万 の画素を有し、各画素に配置されたTFTによって各画 素の電荷を制御することによって映像の表示を行ってい る。

【0003】さらに最近の技術として、画素を構成する 画素TFTの他に、画素部の周辺領域にTFTを用いて 駆動回路を基板上に同時形成するポリシリコンTFTに 関する技術が発展してきており、装置の小型化、低消費 電力化に大いに貢献し、それに伴って、近年その応用分 野の拡大が著しいモバイル情報端末の表示部等に、表示 10 装置は不可欠なデバイスとなってきている。

[0004]

【発明が解決しようとする課題】

【0005】ところで、表示装置は、近年様々な電子機 器の表示部に採用され、その利用分野は拡大の一途を辿 っている。最近では比較的安価な電子機器にも積極的に 採用されているため、さらなるコストダウンが望まれ

【0006】一般的に、表示装置の駆動回路を構成する 回路としては、Nチャネル型TFTとPチャネル型TF Tを組み合わせたCMOS回路が使用されているが、表 示装置は、成膜→フォトマスクによる露光→エッチング という工程を繰り返すことによって、多層構造を成すた め、その工程は大変に複雑であることが製造コストの上 昇を招いている。さらに、前述のように基板上に駆動回 路および画素部を一体形成する場合、一部の不具合が製 品全体の不具合となる点においても、歩留まりに大きく 影響している。

【0007】製造コスト低減の方法の1つとしては、工 程を可能な限り削減し、簡単かつ短期間で作製できるも のとすることが挙げられる。そこで、駆動回路の構成を CMOS構成ではなく、Nチャネル型TFTもしくはP チャネル型TFTのいずれか単一極性のTFTを用いて なる構成とし、表示装置を作製する。これによって、半 導体層に導電型を付与する不純物添加の工程を、単純に は1/2とすることが出来、さらにフォトマスクの枚数 を減らすことも出来るため、大変に有効である。しか も、製造工程が簡単になるため、歩留まり向上にも寄与 する。

構成したインバータの例である。 TFT201 および2 02のゲート電極に信号が入力される2入力型であり、 一方の入力信号の反転信号が他方の入力となる。

【0009】とこで、図2に示したインパータの動作に ついて簡単に説明する。なお、本明細書においては、回 路の構成や動作を説明する際に、TFTの3電極の名称 を「ゲート電極、入力電極、出力電極」と、「ゲート電 極、ソース領域、ドレイン領域」とを使い分けている。 これは、TFTの動作を説明する際に、ゲート・ソース 間電圧を考える場合が多いが、TFTのソース領域とド 50 -VSS間であったとしても、TFT1201、121

レイン領域とは、TFTの構造上、明確に区別すること が難しいため、名称を統一することで逆に混同を生じる 恐れがあるためである。信号の入出力を説明する際に は、入力電極、出力電極と呼び、TFTのゲート・ソー ス間電位等について説明する際は、入力電極と出力電極 のうちいずれか一方をソース領域、他方をドレイン領域 と呼ぶこととする。

【0010】また、TFTがONしているとは、TFT のゲート・ソース間電圧がしきい値電圧を上回り、ソー ス・ドレイン間を電流が流れる状態をいい、OFFして いるとは、TFTのゲート・ソース間電圧がしきい値電 圧を下回り、ソース・ドレイン間を電流が流れない状態 をいう。しきい値に関しては、説明を簡単にするため、 個々のTFT間でのばらつきはないものとし、Nチャネ ル型TFTのしきい値は一律VthN、Pチャネル型T FTのしきい値は一律VthPとする。

【0011】まず、入力端子(In)にHレベルが入力さ れ、反転入力端子(Inb)にLレベルが入力されると、 TFT201がOFFし、TFT202がONする。従 って出力端子(Out)には、Lレベルが現れ、その電位 はVSSとなる。一方、入力端子(Іп)にLレベルが入 力され、反転入力端子(Inb)にHレベルが入力される と、TFT201がONし、TFT202がOFFす る。従って出力端子(Out)には、Hレベルが現れる。 【0012】このとき、出力端子(Out)がHレベルと なるときの電位について考える。

【0013】図2において、TFT201のゲート電極 にHレベルが入力されているとき、TFT202のゲー ト電極にはLレベルが入力される。よって、TFT20 1がONし、TFT202はOFFする。よって、出力 端子(Out)の電位は上昇を始めるが、出力端子(Ou t)の電位が(VDD-VthN)となったところで、T FT201のゲート・ソース間電圧はしきい値VthN に等しくなる。つまりこの瞬間、TFT201がOFF するため、これ以上出力端子(Ои t)の電位が上昇する ことが出来ない。

【0014】図12に示すように、インバータを複数段 接続する場合を考える。図12(A)において、初段のイ ンバータ(In v A)のみ、図12(B)に示すような1入 【0008】図2は、Nチャネル型TFT2個によって 40 力1出力型であり、以後のインバータ(InvB)は、図 12(C)に示すように2入力1出力型である。なお、T FT1201のゲート電極は、高電位側電源VDDと接 続され、TFT1201のゲート・ソース間電圧がしき い値を下回らない限りはONし続けているため、TFT 1202がONしたとしても、出力は完全にVSSに等 しくはならないが、TFT1202の電流能力を、TF T1201の電流能力よりも十分に大きくしておくこと により、Lレベルを出力させることが出来る。

【0015】このような場合、入力信号の振幅がVDD

1のしきい値の影響により、図12(D)に示すように、 段を重ねるごとに振幅が減衰していく。

【0016】そこで本発明では、単極性のTFTにより 構成され、かつ前述のように出力信号の振幅減衰を生ず ることなく動作の可能な回路を提案するものである。 [0017]

【課題を解決するための手段】上述した課題を解決する ために、本発明においては以下のような手段を講じた。 【0018】図2に示したインバータにおいて、出力振 幅の減衰が生ずる原因は、入力端子(In)にLレベル、 反転入力端子(Inb)にHレベルが入力されたとき、T FT201のゲート電極に印加される電位が、TFT2 01の入力電極側の電位、すなわち高電位側電源 VDD に等しいため、出力端子(Out)の電位が最大で(VD D-VthN)までしか上昇し得ない点にある。

【0019】つまり、出力端子(Out)にHレベルが現 れるとき、その電位がVDDに等しくなるには、TFT 201のゲート電極の電位がVDDより高くなってい る、正確には(VDD+VthN)以上である必要があ

【0020】そこで本発明においては、容量手段を用い てTFT201のしきい値電圧分の電荷をあらかじめ保 持し、入力信号に上乗せすることによって、TFT20 1のゲート電極の電位を(VDD+VthN)まで持ち上 げることによって解決する。

【0021】本発明の表示装置の駆動回路は、第1乃至 第4のトランジスタと、容量手段とを有する表示装置の 駆動回路であって、前記第1乃至第4のトランジスタは いずれも同一導電型であり、前記容量手段の第1の電極 は、第1の信号入力端子と電気的に接続され、第2の電 30 極は前記第1のトランジスタのゲート電極と電気的に接 続され、前記第2のトランジスタのゲート電極は、第2 の信号入力端子と電気的に接続され、前記第1のトラン ジスタの入力電極は、第1の電源と電気的に接続され、 出力電極は、信号出力端子と電気的に接続され、前記第 2のトランジスタの入力電極は、第2の電源と電気的に 接続され、出力電極は、前記信号出力端子と電気的に接 続され、前記第3のトランジスタのゲート電極と出力電 極とは、いずれも前記信号出力端子と電気的に接続さ れ、入力電極は、前記容量手段の第2の電極と電気的に 40 接続され、前記第4のトランジスタのゲート電極と出力 電極とは、いずれも前記容量手段の第2の電極と電気的 に接続され、入力電極は、前記容量手段の第1の電極と 電気的に接続されていることを特徴としている。

【0022】本発明の表示装置の駆動回路は、第1乃至 第4のトランジスタと、容量手段とを有する表示装置の 駆動回路であって、前記第1乃至第4のトランジスタは いずれも同一導電型であり、前記容量手段の第1の電極 は、第1の信号入力端子と電気的に接続され、第2の電 極は前記第1のトランジスタのゲート電極と電気的に接 50 (B)に、動作時の各ノードにおける電位を示す。まず、

続され、前記第2のトランジスタのゲート電極は、第2 の信号入力端子と電気的に接続され、前記第1のトラン ジスタの入力電極は、第1の電源と電気的に接続され、 出力電極は、信号出力端子と電気的に接続され、前記第 2のトランジスタの入力電極は、第2の電源と電気的に 接続され、出力電極は、前記信号出力端子と電気的に接 続され、前記第3のトランジスタのゲート電極と出力電 極とは、いずれも前記信号出力端子と電気的に接続さ れ、入力電極は、前記容量手段の第2の電極と電気的に 接続され、前記第4のトランジスタのゲート電極は、前 記容量手段の第2の電極と電気的に接続され、入力電極 は、前記容量手段の第1の電極と電気的に接続され、出 力電極は、前記信号出力端子と電気的に接続されている ことを特徴としている。

【0023】前記容量手段は、前記第4のトランジスタ のしきい値電圧を保持する容量手段であり、前記第1の 信号入力端子より入力される信号の電位に、前記保持し ている電圧を加えた電位が、前記第1のトランジスタの ゲート電極に印加されることを特徴としている。これに 20 よって、第1のトランジスタのゲート・ソース間電圧は 常にそのしきい値以上となり、振幅の減衰を生ずること なく、出力を得ることが出来る。

【0024】また、本発明の表示装置の駆動回路は、N チャネル型トランジスタのみ、もしくはPチャネル型ト ランジスタといった、単極性のトランジスタによって構 成されることを特徴とする。よって、表示装置の作製工 程を簡略化することが出来る。

【0025】本発明の表示装置においては、前記容量手 段は、前記第4のトランジスタのゲート電極と入力電極 との間の容量を用いてなる容量手段であっても良い。あ るいは、活性層材料、ゲート電極を形成する材料、配線 材料のうちいずれか2つと、前記2材料間の絶縁層とを 用いてなる容量手段であっても良い。

【0026】本発明の表示装置においては、前記第2の 信号入力端子に入力される信号は、前記第1の信号入力 端子に入力される信号に対し、極性が反転した信号であ ることを特徴としている。これにより、出力端子に現れ る信号がHレベルであっても、Lレベルであっても、回 路内に電流バスが生じないため、消費電流を少なくする ことが出来る。

[0027]

【発明の実施の形態】図1(A)に、本発明の基本回路構 成を示す。回路は、図2に示したインバータと同様の動 作を行うもので、2入力1出力型であり、入力端子(I n)に入力された信号の極性が反転した信号が出力端子 (Out)に現れる。

【0028】回路は、TFT101~104および容量 手段105によって構成されている。

【0029】回路の動作について説明する。図3(A)

第1の入力端子(In1)にLレベルが、第2の入力端子(In2)にHレベルが入力されると、TFT102がONし、出力端子(Out)の電位がVSS側に引き下げられ始める。この時点では、出力端子(Out)の電位はLレベルまで下がりきっていないことから、TFT103はONしており、出力端子(Out)から容量手段105に向かって電流が生じ、TFT104のゲート電極の電位が上昇するため、TFT104のアカート・ソース間電圧がVthNに等しくなり、TFT10103がOFFする。この時点で、TFT104がまだONである場合でも、容量手段105に充電されている電荷は、TFT104を通って放電され、TFT104のゲート・ソース間電圧は引き続き低下するため、いずれ0FFする。

【0030】これにより、容量手段105には、TFT104のしきい値電圧VthNが保持される。第1の入力端子(In1)はLレベルであり、その電位はVSSであるので、TFT101のゲート電極の電位は、VSSよりも容量手段105が保持している電圧分だけ高くなる。すなわちこのときのTFT101のゲート電極の電位は(VSS+VthN)である。出力端子(Out)にはLレベルが現れ、その電位はVSSとなっているので、TFT101のゲート・ソース間電圧はVthNであり、TFT101はOFFする(図3(A))。

【0031】続いて、第1の入力端子(In1)にHレベ ルが、第2の入力端子(In2)にLレベルが入力される ときの動作について説明する。まず、第2の入力端子 (In 2)はHレベルからLレベルとなるので、TFT1 02がOFFする。一方、第1の入力端子(In1)はL レベルからHレベルになる。このとき、TFT103は OFFした状態のままであるから、容量手段105に保 持されている電荷の移動は生じない。また、TFT10 4については、ソース領域の電位は上昇するが、ゲート ·ソース間電圧はVthNのままであるので、OFFし た状態のままとなる。よって、第1の入力端子がLレベ ルからHレベルに変化しても、容量手段105の両電極 間の電圧は保持されたままとなる。したがって、第1の 入力端子(In 1)の電位はVSSからVDDまで上昇す るので、TFT101のゲート電極の電位は、(VSS +VthN)から(VDD+VthN)まで上昇する。よ って、出力端子(〇ut)にHレベルが現れ、その電位は VDDに等しくなる(図3(B))。

【0032】以上の動作によって、VDD-VSS間の振幅を有する信号の入力に対し、振幅の減衰を生ずることなく、正常にVDD-VSS間の振幅を有する出力を得ることが出来る。よって、表示装置の駆動回路にこのような手法を用いることによって、単極性のTFTを用いて構成することが可能となり、工程削減、ならびに製造コストの低減に貢献する。

[0033]

【実施例】以下に、本発明の実施例について記載する。 【0034】[実施例1]図4は、図1に示した回路において、その接続を一部変更した構成を示している。図1において、TFT104の出力電極は、TFT101のゲート電極と接続されていたのに対し、図4においては、出力端子(Out)と接続されている。

【0035】回路の動作に関しては、実施形態にて説明したとおりの動作であるので、ここでは説明を省略するが、回路の構成として、TFT101のゲート電極について考えた際、図1に示した回路は、TFT103がOFFした後も、TFT104を通ってある程度の電荷の移動が行えるのに対し、図4に示した回路は、TFT103がOFFした場合、TFT101のゲート電極にたまった電荷の移動経路がなくなるため、仮に回路を構成するTFTのしきい値にばらつきが生じた場合、TFT101のゲート・ソース間電圧がTFT101のしまい値に等しくなるまで降下しなくなる可能性がある。このような点を考慮して、TFT102の電流能力を、TFT101の電流能力に対して十分に大きくしておくことにより、TFT101が完全にOFFしない場合があっても、正常なLレベル出力が得られる。

【0036】[実施例2]本実施例においては、同一基板上に、画素部および、画素部周辺に設ける駆動回路のTFTを同時に作製する方法について説明する。なお、例として液晶表示装置の作製工程を挙げるが、本発明は前述のとおり、液晶表示装置に限定されない。

【0037】まず、図7(A)に示すように、コーニング社の#7059ガラスや#1737ガラス等に代表されるの#7059ガラスや#1737ガラス等に代表されるがガラス等からなる基盤5001上に酸化シリコン膜、窒化シリコン膜、または酸化窒化シリコン膜等の絶縁膜からなる下地膜5002を形成する。特に図示していないが、下地膜5002の形成については、例えば、プラズマCVD法でSiH.、NH,、N,Oから作製される酸化窒化シリコン膜を10~200[nm](好ましくは50~100[nm])の厚さに形成し、同様にSiH.、N,Oから作製される酸化窒化水素化シリコン膜を50~200[nm](好ましくは100~150[nm])の厚さに積層形成する。

【0038】続いて、島状の半導体層5003~5005は、非晶質構造を有する半導体膜を。レーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状の半導体層5003~5005の厚さは25~80[nm] 好ましくは30~60[nm])として形成する。結晶質半導体層の材料には特に限定は無いが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金等で形成すると良い。

【0039】レーザー結晶化法で結晶質半導体膜を作製 50 するには、パルス発振型または連続発光型のエキシマレ 10

ーザーやYAGレーザー、YVO。レーザーを用いる。 とれらのレーザーを用いる場合には、レーザー発振器か ら放射されたレーザー光を光学系で線状に集光して半導 体膜に照射する方法を用いると良い。結晶化の条件は実 施者が適宜選択するものであるが、エキシマレーザーを 用いる場合にはパルス発振周波数を30[Hz]とし、レー ザーエネルギー密度を100~400 [m]/cm²] (代表的 には200~300[m]/cm²])とする。また、YAGレ ーザーを用いる場合にはその第2高調波を用い、パルス 発振周波数1~10[kHz]とし、レーザーエネルギー密 度を300~600[m]/cm²](代表的には350~50 O[m]/cm²])とすると良い。そして幅100~1000 $[\mu m]$ 、例えば400 $[\mu m]$ で線状に集光したレーザー光 を基板全面に渡って照射し、このときの線状レーザーの 重ねあわせ率(オーバーラップ率)を80~98[%]とし て行う。

【0040】続いて、島状の半導体層5003~500 5を覆うゲート絶縁膜5006を形成する。ゲート絶縁 膜5006は、プラズマCVD法またはスパッタ法を用 い、厚さを40~150[nm]としてシリコンを含む絶縁 20 膜で形成する。本実施例では、120 [nm]の厚さで酸化 窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこの ような酸化窒化シリコン膜に限定されるものではなく、 他のシリコンを含む絶縁膜を単層または積層構造として 用いても良い。例えば、酸化シリコンを用いる場合に は、プラズマCVD法でTEOS (Tetraethy) Orthosil icate)とO₂とを混合し、反応圧力40 [Pa]、基板温度 300~400[℃]とし、高周波(13.56[MHz])電 力密度0.5~0.8 [W/cm²]で放電させて形成するこ とが出来る。このようにして作製される酸化シリコン膜 は、その後400~500[℃]の熱アニールにより、ゲ ート絶縁膜として良好な特性を得ることが出来る。 【0041】そして、ゲート絶縁膜5006上にゲート

[0041] そして、ゲート絶縁膜5006上にゲート電極を形成するための第1の導電膜5007と第2の導電膜5008とを積層形成する。本実施例では、第1の導電層5007をタンタル(Ta)で50~100[nm]の厚さに形成し、第2の導電層5009をタングステン(W)で100~300[nm]の厚さに形成する(図7(A))。

【 $0\,0\,4\,2$ 】 Ta膜はスパッタ法で、TaのターゲットをArでスパッタすることにより形成する。この場合、Arに適量のXeやKrを加えると、Ta膜の内部応力を緩和して膜の剥離を防止することが出来る。また、 α 相のTa膜の抵抗率は $2\,0\,[\mu\,\Omega\,{\rm cm}]$ 程度でありゲート電極として使用することが出来るが、 β 相のTa膜の抵抗率は $1\,8\,0\,[\mu\,\Omega\,{\rm cm}]$ 程度でありゲート電極には不向きである。 α 相のTa膜を形成するために、Taの α 相に近い結晶構造を有する窒化タンタル(TaN)を $1\,0\,\sim\,5\,0\,[{\rm rm}]$ 程度の厚さでTaの下地に形成しておくと α 相のTa膜を容易に得ることが出来る。

【0043】 W膜を形成する場合には、Wをターゲットとしたスパッタ法で形成する。その他にも67ッ化タングステン(WF。)を用いる熱CVD法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20 [$\mu\Omega$ cm]以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、W中に酸素などの不純物元素が多い場合には結晶化が阻害されて高抵抗化する。このことより、スパッタ法による場合、純度99.999[%]のWターゲットを用い、さらに製膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率 $9\sim20$ [$\mu\Omega$ cm]を実現することが出来る。

【0044】なお、本実施例においては、第1の導電膜5007をTa、第2の導電膜5008をWとしたが、特に限定されず、いずれもTa、W、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の他の組み合わせの一例としては、第1の導電膜をTaN、第2の導電膜をWとする組み合わせ、第1の導電膜をTaN、第2の導電膜をCuとする組み合わせ等が望ましい。

【0045】次に、レジストによるマスク5009を形成し、電極および配線を形成するための第1のエッチング処理を行う。本実施例では1CP(Inductively coupled plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF。とC1。とを混合し、1 [Pa]の圧力でコイル型の電極に500 [W]のRF(13.56 [MHz])電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100 [W]のRF電力を投入し、実質的に負の自己バイアス電圧を印加する。CF。とC1。とを混合した場合にはW膜およびTa膜とも同程度にエッチングされる。

【0046】上記エッチング条件では、レジストによるマスクの形状を適したものとすることと、基板側に印加するバイアス電圧の効果とにより第1の導電膜および第2の導電膜の端部がテーパー形状となる。テーパー部の角度は15~45°となる。ゲート絶縁膜上に残渣を残すことなくエッチングを行うためには、10~20[%]の割合でエッチング時間を増加させると良い。W膜に対する酸化窒化シリコン膜の選択比は2~4(代表的には3)であるので、オーパーエッチング処理により、酸化窒化シリコン膜が露出した面は20~50[nm]程度エッチングされることになる。こうして、第1のエッチング処理により第1の導電層5010a~5013aと第2の導電層5010b~5013bからなる第1の形状の導電層5010~5013を形成する。このとき、ゲー

ト絶縁膜5006においては、第10形状の導電層 $5010\sim5013$ で覆われない領域は $20\sim50$ [nm]程度 エッチングされて薄くなった領域が形成される(図 7 (B))。

【0047】そして、第1のドーピング処理を行い、N型を付与する不純物元素を添加する(図7(B))。ドーピング処理は、イオンドーピング法もしくはイオン注入法で行えば良い。イオンドーブ法にあたっての条件は、ドーズ量を $1\times10^{13}\sim5\times10^{14}$ [atoms/cm²]とし、加速電圧を $60\sim100$ [keV]とする。N型を付与する不純物元素としては、15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではPを用いる。この場合、導電層 $5010\sim5013$ がN型を付与する不純物元素に対するマスクとなり、自己整合的に第1の不純物領域 $5014\sim5016$ が形成される。この第1の不純物領域 $5014\sim5016$ には、 $1\times10^{10}\sim1\times10^{11}$ [atoms/cm²]の濃度範囲でN型を付与する不純物元素を添加する。

【0048】次に、第2のエッチング処理を行う(図7 (C))。同様にICPエッチング法を用い、エッチング 用ガスにCF、とCl、とO、とを混合して、1[Pa]の圧 力でコイル型の電極に500[W]のRF電力を供給し、 プラズマを生成して行う。基板側(試料ステージ)にも5 O[W]のRF電力を投入し、第1のエッチング処理に比 べ低い自己バイアス電圧を印加する。とのような条件に より第2の導電層であるWを異方性エッチングし、か つ、それより遅いエッチング速度で第1の導電層である Taを異方性エッチングして第2の形状の導電層501 7~5020(第1の導電層5017a~5020aお よび第2の導電層5017b~5020b)を形成す る。このとき、ゲート絶縁膜5006においては、第2 の形状の導電層5017~5020で覆われない領域は さらに20~50[nm]程度エッチングされて薄くなった 領域が形成される。

【0049】W膜やTa膜のCF、とC12の混合ガスに よるエッチング反応は、生成されるラジカルまたはイオー ン種と反応生成物の蒸気圧から推測することが出来る。 WとTaのフッ化物と塩化物の蒸気圧を比較すると、₩ のフッ化物であるWF。の蒸気圧が極端に高く、その他 のWC1,、TaF,、TaC1,については同程度であ る。従って、CF、とCl、の混合ガスでは、W膜および Ta膜共にエッチングされる。しかし、この混合ガスに 適量のO,を添加するとCF、とO,が反応してCOとF になり、FラジカルまたはFイオンが多量に発生する。 度が増大する。一方、TaはFが増大しても、相対的に エッチング速度の増加は少ない。また、TaはWに比較 して酸化されやすいので、Ozを添加することでTaの 表面が酸化される。Taの酸化物はフッ素や塩素と反応 しないため、さらにTa膜のエッチング速度は低下する 50 12

とととなる。従って、W膜とTa膜とのエッチング速度 に差を作ることが可能となる。

 $\{0050\}$ そして、第2のドーピング処理を行う(図7(C))。この場合、第1のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてN型を付与する不純物元素ドーピングする。例えば、加速電圧を $70\sim120$ [keV]とし、 1×10^{11} [atoms/cm²]のドーズ量で行い、図7(B)で島状の半導体層に形成された第1の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第2の導電層 $5017b\sim5020b$ を不純物元素に対するマスクとして用い、第1の導電層 $5017a\sim5020a$ の下側の領域にも不純物元素が添加されるようにしてドーピングする。こうして、第1の導電層と重なる第2の不純物領域 $5021\sim5023$ が形成される。

【0051】続いて、第3のエッチング処理を行う(図8(A))。とこでは、エッチング用ガスにC1を用い、ICPエッチング装置を用いて行う。本実施例では、C1を用いている流量比を60[sccm]とし、1 [Pa]の圧力でコイル型の電極に350[W]のRF電力を投入してプラズマを生成してエッチングを70秒行った。基板側(試料ステージ)にもRF電力を投入し、実質的に負の自己バイアス電圧を印加する。第3のエッチングにより、第1の導電層が後退して第3の形状の導電層5024~5027(第1の導電層5024b~5027aおよび第2の導電層5024b~5027b)が形成され、第2の不純物領域5021~5023の一部は、第1の導電層と重ならない第3の不純物領域5028~5030となる。

【0052】以上までの工程でそれぞれの島状の半導体層に不純物領域が形成される。島状の半導体層と重なる第3の形状の導電層5024~5027が、TFTのゲート電極として機能する。

【0053】続いて、導電型の制御を目的として、それぞれの島状の半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、ラピッドサーマルアニール法(RTA法)を適用するとが出来る。熱アニール法では酸素濃度が1[ppm]以下、好ましくは0.1[ppm]以下の窒素雰囲気中で400~700[°C]、代表的には500~600[°C]で行うものであり、本実施例では500[°C]で4時間の熱処理を行う。ただし、5024~5027に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜(シリコンを主成分とする)を形成した後で熱活性化を行うことが望ましい。

【0054】さらに、3~100[%]の水素を含む雰囲気中で、300~450[°C]で1~12時間の熱処理を行い、島状の半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリン

グボンドを終端する工程である。水素化するための、熱水素化の他の方法として、プラズマ水素化(プラズマにより励起された水素を用いる)によって行っても良い。

【0055】次いで、図8(B)に示すように、第1の層間絶縁膜5031を、酸化窒化シリコン膜で100~200[mm]の厚さで形成する。その上に有機絶縁物材料からなる第2の層間絶縁膜5032を形成した後、第1の層間絶縁膜5031、第2の層間絶縁膜5032、およびゲート絶縁膜5006に対してコンタクトホールを開口し、配線材料による膜を形成して各配線5033~5036、および画素電極5037をパターニング形成する。

[0056]第2の層間絶縁膜5032としては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等の有機樹脂を材料とする膜を用いる。特に、第2の層間絶縁膜5032は平坦化の意味合いが強いので、平坦性に優れたアクリルが望ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは $1\sim 5$ [μ m](さらに好ましくは $2\sim 4$ [μ m])とすれば良い。

【0057】コンタクトホールの形成は、ドライエッチングまたはウェットエッチング法を用い、N型の不純物領域5014~5016、およびソース信号線(図示せず)、が一ト信号線(図示せず)、電流供給線(図示せず)およびゲート電極5024~5026に達する(図示せず)コンタクトホールをそれぞれ形成する。

【0058】また、配線5033~5036として、Ti膜を100[nm]、Tiを含むA1膜を300[nm]、Ti膜を150[nm]、スパッタ法で連続形成した3層積層の膜を所望の形状にパターニングして形成する。勿論、他の導電性材料を用いても良い。画素電極5037については、表示装置を反射型とする場合には、反射性の高い材料にて形成する。との場合、配線と同時に形成しても良い。一方、透過型である場合には、酸化インジウム錫(Indium Tin Oxide: ITO)等の透明導電性材料を用いて形成する。図8(B)の状態まで完了したものを、本明細書ではアクティブマトリクス基板と呼ぶ。

【0059】続いて、対向基板5038を用意する。対向基板5038には、遮光膜5039が形成される。との遮光膜は、クロム(Cr)等を用いて、100[nm]~200[nm]の厚さで形成する。

【0060】一方、画素部においては対向電極5040 が形成される。対向電極は、ITO等の透明導電性材料を用いて形成する。また、可視光の透過率を高く保つために、対向電極の膜厚は100[nm]~120[nm]で形成することが望ましい。

【0061】アクティブマトリクス基板と対向基板と に、配向膜5041、5042を形成する。配向膜50 41、5042の膜厚は、30[nm]~80[nm]が望まし い。また、配向膜としては、例えば日産化学社製SE7 14

792等を用いることが出来る。プレチルト角の高い配向膜を用いると、アクティブマトリクス方式により駆動される液晶表示装置の駆動時に、ディスクリネーションの発生を抑制することが出来る。

【0062】続いて、配向膜5041、5042をラビングする。ラビング方向は、液晶表示装置が完成したときに、左巻きのTN(Twisted Nematic)配向となるようにするのが望ましい。

(0063) 本実施例においては特に図示していないが、スペーサを画素内に散布もしくはバターニングにより形成して、セルギャップの均一性を向上させることも可能である。本実施例においては、感光性樹脂膜を製膜、バターニングして、4.0 [μm]の高さのスペーサを形成した。

【0064】続いて、シール剤5043により、アクティブマトリクス基板と対向基板とを貼り合わせる。シール剤としては、熱硬化型のシール剤である三井化学社製XN-21Sを用いた。シール剤中にはフィラーを混入する。なお、フィラーの高さは4.0[μm]とする。その後、シール剤が硬化した後に、アクティブマトリクス基板と対向基板とを、所望のサイズに同時に分断する。【0065】続いて、液晶5044を注入する。液晶材料としては、高速応答性等を考慮すると、低粘度のものが望ましい。本実施例においては、配向制御の容易なネマチック液晶を用いる。勿論、高速応答が可能な強誘電性液晶、反強誘電性液晶を用いても良い。

【0066】液晶の注入が終了したのち、注入口をUV硬化型樹脂等を用いて封止する。その後、公知の方法により偏光板を貼り付ける。最後に、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキシブルブリントサーキット:FPC)を取り付けて製品として完成する(図8(C))。このような出荷出来る状態にまでした状態を本明細書中では液晶表示装置と呼ぶ。

【0067】また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を4枚(島状半導体層バターン、第1配線パターン(ゲート配線、島状のソース配線、容量配線)、コンタクトホールバターン、第2配線パターン(画素電極、接続電極40 含む))とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。

【0068】なお、本実施例においては、TFTの型式としてはトップゲート型TFTを例に挙げて説明しているが、その他に、図5(A)に示すような活性層の下側にゲート電極を形成したボトムゲート型TFT、あるいは図5(B)に示すような、活性層を挟み込むように、上下にゲート電極を有するデュアルゲート型TFTを用いても実施が可能である。

0 【0069】[実施例3]実施例2に示した工程は、画素

および周辺の駆動回路をNチャネル型TFTを用いて構成する場合の例として説明したが、本発明はPチャネル型TFTを用いての実施も可能である、

【0070】Nチャネル型TFTの場合、ホットキャリア劣化等の抑制のため、ゲート電極と重なる領域に、オーバーラップ領域と呼ばれる不純物領域を設けている。これに対してPチャネル型TFTの場合は、ホットキャリア劣化による影響が小さいので、特にオーバーラップ領域を設ける必要はなく、この場合、より簡単な工程で作製することが可能である。

【0071】図9(A)に示すように、実施例4に従って、ガラス等の絶縁基板6001上に下地膜6002を形成し、次いで島状の半導体層6003~6005、ゲート絶縁膜6006、導電層6007、6008を形成する。ここで、導電層6007、6008は、ここでは積層構造としているが、特に単層であっても構わない。【0072】次いで、図9(B)に示すように、レジストによるマスク6009を形成し、第1のエッチング処理を行う。実施例4においては、積層構造とした導電層の材質による選択比を利用して、異方性エッチングを行ったが、ここでは特にオーバーラップ領域となる領域を設ける必要はないので、通常エッチングにて行えば良い。このとき、ゲート絶縁膜6006においては、エッチングによって20[nm]~50[nm]程度薄くなった領域が形成される。

【0073】続いて、島状の半導体層にP型を付与する不純物元素を添加するための第1のドーピング処理を行う。導電層6010~6013を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。 P型を付与する不純物元素としては、ボロン(B)等が代 30表的である。ことでは、ジボラン(B, H。)を用いたイオンドーブ法で形成し、半導体層中の不純物濃度が2×10¹¹(atoms/cm³]となるようにする。

【0074】レジストによるマスクを除去して、図9 (C)の状態を得る。以後、実施例2における図8(B)以降の工程に従って作製する。これにより、Pチャネル型TFTを用いて本発明が実施出来る。

【0075】なお、回路の構成については、図1に示したような、Nチャネル型TFTを用いて構成する場合と同様であるが、電源については、図1において、高電位 40側電源VDDと、低電位側電源VSSとを入れ替えた接続となる。

【0076】[実施例4]本実施例においては、画素部に EL素子を始めとした発光素子を用いる発光装置の作製 工程について説明する。

【0077】実施例2に示した作製工程に従い、図8 (A)~図8(B)に示すように、第1および第2の層間絶 縁膜までを形成する。

【0078】続いて、図10(A)に示すように、コンタ ITO等で形成することによって、EL層の上側をクトホールを開口する。コンタクトホールの形状は、ド 50 極、EL層の下側を陰極とすることも可能である。

ライエッチングまたはウェットエッチング法を用い、不 純物領域、ソース信号線、ゲート信号線、電流供給線、 およびゲート電極に達するようにそれぞれ形成する。

およびゲート電極に達するようにそれぞれ形成する。 【0079】次に、EL素子の陽極7001として、 I TO等を代表とする透明導電膜を成膜し、所望の形状に パターニングする。Ti、Tiを含むAlおよびTiで なる積層膜を成膜し、所望の形状にパターニングして、 配線電極7002~7005および画素電極7006を 形成する。各層の膜厚は、実施例2と同様で良い。画素 電極7006は、先に形成した陽極7001と重なるよ うに形成してコンタクトを取っている。

【0080】続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、EL素子の陽極7001に対応する位置に開口部を形成して第3の層間絶縁膜7007を形成する。ここで、開口部を形成する際、なだらかなテーバー形状の側壁とすることが望ましい。開口部の側壁が十分になだらかなテーバー形状となっていない場合、段差に起因するEL層の劣化、段切れ等が顕著な問題となるため、注意が必要である。

【0081】次に、EL層7008を形成した後、EL素子の陰極7009を、セシウム(Cs)を2[nm]以下の厚さで、および銀(Ag)を10[nm]以下の厚さで形成する。EL素子の陰極7009の膜厚を極めて薄くすることにより、EL層で発生した光は陰極7009を透過して出射される。

【0082】次いで、EL素子の保護を目的として、保護膜7010を成膜する。その後、FPCの貼付等の作業を行った後、発光装置が完成する。

【0083】本実施例において、図10(A)に示した発光装置におけるEL素子の構成の詳細を図10(B)に示す。EL素子の陽極7101は、ITOを代表とする透明導電膜でなる。7102は発光層を含むEL層である。EL素子の陰極は、いずれも極めて薄く形成されたCs膜7103およびAg膜7104でなる。7105が保護膜である。

【0084】E L素子の陰極側を、極めて薄い膜厚で形成することにより、E L層7102で発生した光は、陰極7103、7104を透過して上方に出射される。つまり、TF Tが形成されている領域が、発光面の面積を圧迫することがないため、開口率をほぼ100[%]とすることが出来る。

【0085】なお、ここでは出射方向は陰極を形成した側であるので、ITOにて形成した陽極側への光透過をさせたくない場合には、第2の層間絶縁膜7000を、 黒色等の不透明な膜とするのが望ましい。

【0086】以上の工程では、EL層の上側を陰極、下側を陽極とした構成について説明したが、EL層の下側の画素電極をTiN等で形成し、EL層の上側の電極をITO等で形成することによって、EL層の上側を陽板、EL層の下側を除たすることも可能である。

来る利点を有する。さらに、配線電極および画素電極の 形成において、Ti、Al、Tiの積層でなる金属膜 と、透明導電膜とを共通のフォトマスクを用いてパター ニングを行うことが可能であり、フォトマスクの削減、 および工程の簡略化が可能となる。

下側を陽極、EL層の上側を陰極とし、EL層の下側の電極をITO等で形成し、EL層の上側の電極については、本実施例とは異なり、MgAg等を用いて形成することによって、EL層で発生した光を、TFTが形成されている基板側、すなわち下方に出射させる型式とすることも勿論可能である。

【0097】以上の工程では、EL層の上側を陰極、下側を陽極とした構成について説明したが、EL層の下側の画素電極をTiN等で形成し、EL層の上側の電極を1TO等で形成することによって、EL層の上側を陽極、EL層の下側を陰極とすることも可能である。

【0088】[実施例5]本実施例においては、実施例4 とは異なる方法によって発光装置を作製する工程につい て説明する。

【0098】また、開口率はやや低下するが、EL層の下側を陽極、EL層の上側を陰極とし、EL層の下側の電極をITO等で形成し、EL層の上側の電極については、本実施例とは異なり、MgAg等を用いて形成することによって、EL層で発生した光を、TFTが形成されている基板側、すなわち下方に出射させる型式とすることも無論可能である。

【0089】実施例2に示した作製工程に従い、図8 (A)~図8(B)に示すように、第1および第2の層間絶 縁膜までを形成する。

【0099】[実施例6]本発明は、Pチャネル型TFTを用いても実施が可能である。本実施例では、その構成と動作について説明する。

【0090】続いて、図11(A)に示すように、コンタクトホールを開口する。コンタクトホールの形状は、ドライエッチングまたはウェットエッチング法を用い、N型の不純物領域、ソース信号線、ゲート信号線、電流供給線、およびゲート電極に達するようにそれぞれ形成する。

【0100】図13(A)に構成を示す。回路は、TFT1301~1304 および容量手段1305 によって構成された2入力1出力型のインバータであり、入力端子(In)に入力された信号の極性が反転した信号が出力端子(Out)に現れる。

【0091】次に、配線7201~7204、およびE L素子の陽極となる画素電極7205を、Ti膜、Ti を含むAI膜、Ti膜、および透明導電膜の積層膜として形成する。

> 【0101】回路の動作について説明する。まず、第1 の入力端子(1 n 1)にHレベルが、第2の入力端子(1 n2)にLレベルが入力されると、TFT1302が〇 Nし、出力端子(Out)の電位がVDD側に引き上げら れ始める。この時点では、出力端子(Out)の電位はH レベルまで上がりきっていないことから、TFT130 3はONしており、容量手段1305から出力端子(O ut)に向かって電流が生じ、TFT1304のゲート 電極の電位が下がるため、TFT1304もONする。 さらに出力端子(Out)の電位が上がると、TFT13 03のゲート・ソース間電圧がVthPに等しくなり、 TFT1303がOFFする。との時点で、TFT13 04がまだONである場合でも、容量手段1305に充 電されている電荷は、TFT104を通って放電され、 TFT1304のゲート・ソース間電圧は引き続き小さ くなっていくため、やがてOFFする。

【0092】続いて、アクリル等の有機樹脂材料等でなる絶縁膜を形成し、EL素子の陽極7205に対応する位置に開口部を形成して第3の層間絶縁膜7206を形成する。ととで、開口部を形成する際、なだらかなテーパー形状の側壁とすることが望ましい。開口部の側壁が十分になだらかなテーパー形状となっていない場合、段差に起因するEL層の劣化、段切れ等が顕著な問題となるため、注意が必要である。

[0102] これにより、容量手段1305には、TFT1304のしきい値電圧VthPが保持される。第1の入力端子(In1)はHレベルであり、その電位はVDDであるので、TFT1301のゲート電極の電位は、VDDよりも容量手段1305が保持している電圧分だけ低くなる。すなわちこのときのTFT1301のゲート電極の電位は(VDD-VthP)である。出力端子(Out)にはHレベルが現れ、その電位はVDDとなっているので、TFT1301のゲート・ソース問題圧は

【0093】次に、EL層7207を形成した後、EL素子の陰極7208を、セシウム(Cs)を2[nm]以下の厚さで、および銀(Ag)を10[nm]以下の厚さで形成する。EL素子の陰極7009の膜厚を極めて薄くすることにより、EL層で発生した光は陰極7009を透過して出射される。

【0094】次いで、EL素子の保護を目的として、保護膜7209を成膜する。その後、FPCの貼付等の作業を行った後、発光装置が完成する。

【0095】本実施例において、図11(A)に示した発光装置におけるEL素子の構成の詳細を図11(B)に示す。EL素子の陽極は、Ti、Al、Tiの積層膜でなる金属膜7301および、ITOを代表とする透明導電膜7302でなる。7303は発光層を含むEL層である。EL素子の陰極は、いずれも極めて薄く形成されたCs膜7304およびAg膜7305でなる。7306が保護膜である。

【0096】本実施例で作製した発光装置は、実施例6 (Out)にはHレベルが現れ、その電位はVDDとなっ に示した発光装置と同様、開口率をほぼ100[%]と出 50 ているので、TFT1301のゲート・ソース間電圧は

VthPであり、TFT1301はOFFする。

【0 1 0 3 】続いて、第 1 の入力端子(In 1)にLレベ ルが、第2の入力端子(Іn2)にHレベルが入力される ときの動作について説明する。まず、第2の入力端子 (In2)はLレベルからHレベルとなるので、TFT1 302がOFFする。一方、第1の入力端子(In 1)は HレベルからLレベルになる。このとき、TFT130 3はOFFした状態のままであるから、容量手段130 5に保持されている電荷の移動は生じない。また、TF T1304については、ソース領域の電位は降下する が、ゲート・ソース間電圧はVthPのままであるの で、OFFした状態のままとなる。よって、第1の入力 端子がHレベルからLレベルに変化しても、容量手段 1 305の両電極間の電圧は保持されたままとなる。した がって、第1の入力端子(Inl)の電位はVDDからV SSまで降下するので、TFT1301のゲート電極の 電位は、(VDD-VthP)から(VSS-VthP)ま で降下する。よって、出力端子(Out)にLレベルが現 れ、その電位はVSSに等しくなる。

【0104】以上の動作によって、Pチャネル型TFTによって構成した場合にも、VDD-VSS間の振幅を有する信号の入力に対し、振幅の減衰を生ずることなく、正常にVDD-VSS間の振幅を有する出力を得ることが出来る。

【0105】[実施例7]本発明は、様々な電子機器に用いられている表示装置の作製に適用が可能である。このような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ、携帯電話等が挙げられる。それらの一例を図6に示す。

【0106】図6(A)は液晶ディスプレイもしくはOLEDディスプレイであり、筐体3001、支持台3002、表示部3003等により構成されている。本発明は、表示部3003を有する表示装置の駆動回路に適用が可能である。

【0107】図6(B)はビデオカメラであり、本体3011、表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受像部3016等により構成されている。本発明は、表示部3012を有する表示装置の駆動回路に適用が可能である。

【0108】図6(C)はノート型のパーソナルコンピュータであり、本体3021、筐体3022、表示部3023、キーボード3024等により構成されている。本発明は、表示部3023を有する表示装置の駆動回路に適用が可能である。

【0109】図6(D)は携帯情報端末であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外部インターフェイス3035等により構成されている。本発明は、表示部3033を有する表示装置の駆動回路に適用が可能である。

【0110】図6(E)は音響再生装置、具体的には車載用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3044等により構成されている。本発明は表示部3042を有する表示装置の駆動回路に適用が可能である。また、本実施例では車載用オーディオ装置を例に挙げたが、携帯型もしくは家庭用のオーディオ装置に用いても良い。

【0111】図6(F)はデジタルカメラであり、本体3051、表示部(A)3052、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056等により構成されている。本発明は、表示部(A)3052および表示部(B)3055を有する表示装置の駆動回路に適用が可能である。

【0112】図6(G)は携帯電話であり、本体306 1、音声出力部3062、音声入力部3063、表示部 3064、操作スイッチ3065、アンテナ3066等 により構成されている。本発明は、表示部3064を有 する表示装置の駆動回路に適用が可能である。

【0113】なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。

【発明の効果】

【0114】本発明の回路によって、VDD-VSS間の振幅を有する信号の入力に対し、振幅の減衰を生ずるととなく、正常にVDD-VSS間の振幅を有する出力を得ることが出来る。よって、表示装置の駆動回路にこのような手法を用いることによって、単極性のTFTを用いて構成することが可能となり、工程削減、ならびに製造コストの低減に貢献する。

30 【図面の簡単な説明】

【図1】 本発明の一実施形態である回路構成および 動作を説明する図。

【図2】 単極性TFTを用いて構成したインバータ および動作を説明する図。

【図3】 本発明の実施形態において、回路動作時の 各ノードの電位を説明する図。

【図4】 実施形態とは異なる構成による本発明の実施例を示す図。

【図5】 ボトムゲート型TFTおよびデュアルゲー40 ト型TFTの断面構成を説明する図。

【図6】 本発明が適用可能な電子機器の例を示す図。

【図7】 液晶表示装置の作製工程例を示す図。

【図8】 液晶表示装置の作製工程例を示す図。

【図9】 Pチャネル型TFTでなる回路を有するアクティブマトリクス基板の作製工程例を示す図。

【図10】 発光装置の作製工程例を示す図。


【図11】 発光装置の作製工程例を示す図。


【図12】 単極性TFTを用いて構成したインバー


50 夕を複数段接続した構成と、その動作を説明する図。

本発明の駆動回路をPチャネル型TFT* *を用いて構成した例を示す図。


【図13】 【図2】 【図1】









【図4】





[図3]






[図5]






【図6】




【図7】

(A) 島状半導体層、ゲート絶縁膜、ゲート電極用第1·第2の導電膜形成



(B) 第1のエッチング処理、第1のドーピング処理 5009 5009 5009 5010 { 50126 50126 50126 50126 50136 } 5011 { 50126 50126 50136 } 5013

(C) 第2のエッチング処理, 第2のドーピング処理




5001 : 基板 5014~5016 : 第1の不純物領域 5002 : 下地膜 5017~5020 : 第2の形状の導電層 5003~5005 : 島状の半導体層 5017a~5020a : 第1の導電層 5006 : ゲート鉛線膜 5017b~5020b : 第2の導電層 5007 : 第1の導電層 5008 : 第2の導電膜


5009 : レジストマスク 5010~5013 : 第1の形状の導電層 5010a~5013a : 第1の導電層 5010b~5013b : 第2の導電層

【図8】


(A) 第3のエッチング処理



(B) 第1, 第2の層間絶縁膜, 配線形成




(C) 対向基板側電極形成,液晶封入




5024~5027 : 第3の形状の導電層 5037 : 画素電極 5024a~5027a : 第1の導電層 5038 : 対向基板 5024b~5027b : 第2の導電層 5039 : 遠光膜 5028~5030 : 第3の不純物領域 5040 : 対向電極 5031 : 第1の層間絶経膜 5041~5042 : 配向膜 5032 : 第2の層間絶経膜 5043 : シール剤 5033~5036 : 配線 5044 : 液晶

【図9】


(A) 島状半導体層、ゲート絶縁膜、ゲート電極用第1・第2の導電膜形成



第1のエッチング処理、第1のドーピング処理 (B)



(C)




6001 6002 6003~6005 6006 6007 6008 : 島状の半導体層 : 水の半導体層 :第1の導電層 :第2の導電層 : レジストマスク

6009


6010~6013 : 第1の形状の導電層 6010a~6013a : 第1の導電層 6010b~6013b : 第2の導電層 6014~6016 : 第1の不純物領域

【図10】

(A) 配線, 第3の層間絶縁膜, EL層形成




(B)




7301


【図11】


(A) 配線, 第3の層間絶縁膜, EL層形成







[図12]







【図13】



フロントページの続き

(51)Int.Cl.⁷

識別記号

FΙ HO1L 29/78 テーマコート' (参考)

6 1 4

H 0 3 K 19/0175

Fターム(参考) 2H093 NB07 NB11 NC33 NC34 NC35 ND54

5C006 AC11 AC21 AC22 AC24 BB16

BC06 BF34 BF37 FA52

5C080 AA06 AA10 BB05 DD27 FF11

JJ03 JJ04 JJ06

5F110 AA16 BB02 BB03 CC02 CC07

CC10 DD02 DD13 DD14 DD15

EE01 EE04 EE14 EE15 EE23

EE44 FF02 FF03 FF04 FF28

FF30 GG01 GG02 GG13 GG25

HJ04 HJ12 HJ13 HJ23 HL03

HL04 HL12 HL27 HM15 NN22 NN27 NN72 PP03 QQ24 QQ25

53056 AA05 BB17 BB59 CC29 DD26

DD27 DD51 FF08 GG09 KK02